This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁 (J P)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-135504

(43)公開日 平成11年(1999)5月21日

(51) Int.Cl. ⁶	-	識別記号	FI			
H01L	21/3205		H01L	21/88	M	
	21/28	301		21/28	3 0 1 Z	
H05K	3/06		H05K	3/06		

審査請求 未請求 請求項の数9 OL (全 7 頁)


(21)出顧番号	特願平9-298109	(71) 出願人 000005223
		富士通株式会社
(22)出顧日	平成9年(1997)10月30日	神奈川県川崎市中原区上小田中4丁目1番
		1号
		(72)発明者 髙木 英雄
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(72)発明者 宇治 重孝
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(72)発明者 平尾 省二
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(74)代理人 弁理士 岡本 啓三

(54)【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】銅配線を備えた半導体装置の製造方法に関し、 構内への銅の埋め込みを確実に行って抵抗の上昇を抑制 するとともに、銅配線のエレクトロマイグレーション耐 性を向上すること。

【解決手段】半導体基板1の上方に形成された絶縁膜4に溝6を形成する工程と、ターゲットを用いるスパッタによって絶縁膜4の上と溝6の中に第一の銅膜8を形成する工程と、第一の銅膜9を前記第一の銅膜8の上にメッキ又は化学気相成長法により成長する工程と、絶縁膜4の上の第二の銅膜9、第一の銅膜8を機械化学研磨法により除去することにより、溝6の中に少なくとも第一の銅膜を残す工程とを有する。



【特許請求の範囲】

【請求項1】半導体基板の上方に形成された絶縁膜に溝 を形成する工程と、ターゲットを用いるスパッタによっ て前記絶縁膜の上と前記溝の中に第一の銅膜を形成する 工程と、

前記第一の銅膜を加熱してリフローする工程と、

第二の銅膜を前記第一の銅膜の上にメッキ又は化学気相 成長法により成長する工程と、

前記絶縁順の上の前記第二の銅膜、前記第一の銅膜を化 学機械研磨法により除去することにより、前記溝の中に 10 少なくとも前配第一の銅膜を残す工程とを有することを 特徴とする半導体装置の製造方法。

【請求項2】前記第一の銅膜のリフローは、350°C~ 450℃の基板温度で水素雰囲気中で行われることを特 徴とする請求項1記載の半導体装置の製造方法。

【請求項3】前記第一の銅膜は、到達真空度が2×10 - 'Torr以下の高真空のベース真空度をもつスパッタ装置 で成膜され、5 mTorr 以下の雰囲気内で前記ターゲット と前記の間隔を100m以上に設定して成長されること を特徴とする請求項1記載の半導体装置の製造方法。

【請求項4】前記第一の銅膜は、基板温度を200°C以 下と350℃以上の2段階に変更して形成されることを 特徴とする請求項3記載の半導体装置の製造方法。

【請求項5】前記溝の中の前記第一の銅膜の上面が、前 記第一の銅膜の形成直後又はリフロー後に前記絶縁膜の 上面よりも高い位置に存在することを特徴とする請求項 1 記載の半導体装置の製造方法。

【請求項6】前記溝の中の前記第一の銅膜の上面のうち 最も低い部分が、前記第一の銅膜の形成直後又はリフロ ー後に前記溝の深さの半分よりも高い位置にあることを 30 特徴とする請求項1記載の半導体装置の製造方法。

【請求項7】前記簿に占める前記第一の銅膜の断面積の 割合が、前記第一の銅膜の形成直後又はリフロー後に、 前記溝の断面積の半分よりも大きいことを特徴とする請 求項1記載の半導体装置の製造方法。

【請求項8】前記第一の銅膜をリフローする工程と前記 第二の銅膜を成長する工程の間では、前記半導体基板を 大気に曝さずに減圧雰囲気に置かれることを特徴とする。 請求項1記載の半導体装置の製造方法。

記第一の銅膜の形成後に前記絶縁膜の上面よりも高い位 置に存在することを特徴とする請求項1記載の半導体装 置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、より詳しくは、銅配線を備えた半導体装置 の製造方法に関する。

[0002]

【従来の技術】半導体装置に銅配線を形成する場合に

は、絶縁膜に形成された溝の中に銅を埋め込む方法が採 用されている。溝の中に銅を埋め込む方法として、スパ ッタによって溝の中に銅膜を形成する方法や、メッキ法 又は気相成長法によって絶縁膜の上と溝の中に銅膜を成 長する方法がある。スパッタによる場合には、銅膜のう ち溝の上方で凹部が生じるので銅膜をリフローして平坦 化する方法が採用されている。

【0003】また、スパッタにより第一の銅膜を絶縁膜 の上と溝の中に形成した後に、第一の銅膜を電極に用い るメッキ法によって第二の銅膜を第一の銅膜上に形成す ることが、特開平4-217386号公報に記載されて いる。いずれかの方法によって形成された銅膜は、化学 機械研磨(CMP(chemical mechanical polishing)) によって絶縁膜の上から除去されて溝の中にだけ残さ れ、溝に沿って残された銅膜は配線として使用される。 [0004]

【発明が解決しようとする課題】スパッタ法によれば、 基板に垂直な方向に膜が成長し易く、横方向には膜が成 長し難いので、絶縁膜の溝の内周沿って形成される銅膜 20 が薄くなる一方で、溝の底と絶縁膜の上に形成される銅 膜が厚くなる傾向にある。これにより、溝の上の銅膜に は凹部が発生し、そのような凹部が存在したままで銅膜 を化学機械研磨すると、溝内に残った銅膜にはリセス又 はディシングが生じて配線抵抗が増加する。化学機械研 磨は化学反応も伴うので凹部が消えないからである。な お、銅膜を加熱してリフローを行っても凹部は十分には 除去されない。

【0005】一方、メッキ法によれば、溝のアスペクト 比が大きくなるにつれて、溝の中で成長した金属に空洞 が発生し易くなって、抵抗を高くする原因になる。その ような問題は、特開平6-326055号公報において も記載されている。また、メッキ法又は気相成長法によ り形成された銅膜は、エレクトロマイグレーション耐性 が十分でなく、配線の信頼性が低下する。

【0006】さらに、特開平4-217386号公報に 記載されているように、溝の内面に沿って第一の銅膜を スパッタにより形成した直後に、その溝の中に第二の銅 膜をメッキによって埋め込む方法によれば、溝の形状が 第一の銅膜の形状にほぼ反映されるために、アスペクト 【請求項9】前記溝の中の前記第一の銅膜の上面が、前 40 比が大きくなるにつれてメッキ法の欠点である空洞が生 じ易くなる。

> 【0007】本発明の目的は、溝内への銅の埋め込みを 確実に行って抵抗の上昇を抑制するとともに、銅配線の エレクトロマイグレーション耐性を向上するための半導 体装置の製造方法を提供することにある。

[0008]

【課題を解決するための手段】上記した課題は、半導体 基板の上方に形成された絶縁膜に溝を形成する工程と、 ターゲットを用いるスパッタによって前記絶縁膜の上と 50 前記溝の中に第一の銅膜を形成する工程と、前記第一の

10

銅膜を加熱してリフローする工程と、第二の銅膜を前記 第一の銅膜の上にメッキ又は化学気相成長法により成長 する工程と、前記絶縁膜の上の前記第二の銅膜、前記第 一の銅膜を化学機械研磨法により除去することにより、 前記溝の中に少なくとも前記第一の銅膜を残す工程とを 有することを特徴とする半導体装置の製造方法によって 解決する。

【0009】上記半導体装置の製造方法において、前記 第一の銅膜8のリフローは、350°C~450°Cの基板 温度で水素雰囲気中で行われることを特徴とする。上記 半導体装置の製造方法において、前記第一の銅膜は、到 達真空度が2×10-7Torr以下の高真空のベース真空度 をもつスパッタ装置で成膜され、5 mTorr以下の雰囲気 内で前記ターゲットと前記の間隔を100mm以上に設定 して成長されることを特徴とする。この場合、前記第一 の銅膜は、基板温度を200℃以下と350℃以上の2 段階に変更して形成してもよい。

【0010】上記半導体装置の製造方法において、前記 構の中の前記第一の銅膜の上面が、前記第一の銅膜の形 成直後又はリフロー後に前記絶縁膜の上面よりも高い位 20 置に存在することを特徴とする。上記半導体装置の製造 方法において、前記溝の中の前記第一の銅膜の上面のう ち最も低い部分が、前記第一の銅膜の形成直後又はリフ ロー後に前記溝の深さの半分よりも高い位置にあること を特徴とする。

【0011】上記半導体装置の製造方法において、前記 溝に占める前記第一の銅膜の断面積の割合が、前記第一 の銅膜の形成直後又はリフロー後に、前記溝の断面積の 半分よりも大きいことを特徴とする。上記半導体装置の 製造方法において、前記第一の銅膜をリフローする工程 と前記第二の銅膜を成長する工程の間では、前配半導体 基板を大気に曝さずに減圧雰囲気に置かれることを特徴 とする。

【0012】上記半導体装置の製造方法において、前記 溝の中の前記第一の銅膜の上面が、前記第一の銅膜の形 成後に前記絶縁膜の上面よりも高い位置に存在すること を特徴とする。次に、本発明の作用について説明する。 本発明によれば、絶縁膜に溝を形成し、その溝内にスパ ッタ法によって第一の銅膜を形成した後に、第一の銅膜 を加熱してリフローし、ついで化学気相成長法又はメッ キ法によって第二の銅膜を第一の銅膜の上に形成し、そ の後に化学機械研磨を行って絶縁膜上の第一及び第二の 銅膜を除去し、これにより、溝内に銅配線を形成してい

【0013】このように、第二の銅膜を形成する前に第 一の銅膜をリフローすると、溝の内又はその上で第一の 銅膜に発生する凹部が浅くなり、その上に形成される第 二の銅膜の上面が平坦になる。これにより、化学機械研 磨後に溝の中に残った銅膜にリセスが発生したり、ディ

った第一の銅膜はスパッタによって形成されたものであ り、エレクトロマイグレーション耐性が良好な銅膜が溝 内に残ることになる。

[0014]

【発明の実施の形態】そこで、以下に本発明の実施形態 を図面に基づいて説明する。

(第1の実施の形態)図1、2は、本発明の第1の実施 形態に係る半導体装置製造工程のうちの配線形成工程を 示す断面図である。

【0015】まず、図1(a) に示す状態になるまでの工 程を説明する。シリコン基板1上には、第一の層間絶縁 膜2が700nmの厚さに成長されている。第一の層間絶 縁膜2は、シリコン基板1に形成された半導体素子を覆 うためのものである。さらに、第一の層間絶縁膜2の上 に窒化シリコンよりなるエッチングストップ膜3をプラ ズマCVD法により50nmの厚さに成長する。

【0016】続いて、プラズマCVD法により膜厚1μ mの第二の層間絶縁膜4をエッチングストッパ膜3の上 に成長する。第一及び第二の層間絶縁膜2.4として は、基板温度を約300℃、反応ガスとしてシラン系ガ スと酸素ガスを用いてブラズマCVD法により形成され るSiO、膜を用いる。そのような低い温度条件で形成され るSiO, 膜は、一般に低温酸化膜(LTO(low temperatu re oxide))と呼ばれる。

【0017】第二の層間絶縁膜4の形成を終えた後に、 第二の層間絶縁膜4の上にレジスト5を塗布し、これを 露光、現像して窓5 a を形成する。この窓5 a は、配線 の配置ラインに沿って形成されており、その幅は例えば 0. 3μm~0. 7μm程度である。次に、窓5 aから 露出した第二の層間絶縁膜4をエッチングして図1(b) に示すような溝6を形成する。SiQ よりなる第二の層間 絶縁膜4をエッチングする方法として反応性イオンエッ チング(RIE)法を採用し、反応ガスとしてC.F.とCO とArの混合ガスを用いると、窒化シリコンよりなるエッ チングストップ層によって第二の層間絶縁膜4のエッチ ングが停止する。

【0018】レジスト5を除去した後に、図1(c) に示 すように、第二の層間絶縁膜4の上面と溝6の内面にバ リアメタル膜7を50mの厚さに成長する。バリアメタ 40 ル膜7としては、スパッタ法により形成されるTiN、Ta N、WN、TiSiN のような髙融点金属膜を用いる。続い て、真空を破らずに、スパッタ法によりバリアメタル膜 7の上に第一の銅膜8を2μmの厚さに形成する。スパ ッタ法により形成される銅のグレインサイズは約1 um である。

【0019】スパッタ条件として、到達真空度が9×1 O-*Torrである装置を用いて、アルゴンを導入するチャ ンバ(不図示)の内部の圧力を2mTorr 、銅ターゲット とシリコン基板1の間の直流電源のパワーを12kW、銅 ッシングが発生することがなくなる。しかも、溝内に残 50 ターゲットとシリコン基板1との間の距離を150 mm、

基板温度を150℃とすると、約1.25μm/min の成膜速度が得られる。

【0020】第一の銅膜8を成長する場合には、到達真 空度が2×10⁻⁷Torr以下の高真空のベース真空度をも つスパッタ装置を使用し、その装置内で5mTorr 以下の 雰囲気内で前記ターゲットと前記の間隔を100m以上 に設定して1. 0μm/min以上の成膜速度としても よい。また、200℃以下の温度と350℃以上の温度 の2段階で成長し、第一の銅膜8の下部をステップカバ レッジの良い条件で形成し、その上部を成長速度を高く してもよい。

【0021】スパッタ法により形成された第一の銅膜8 のうち溝6の上には凹部8 a が存在するので、図1(d) に示すように、圧力100mTorr の水素雰囲気中で35 0℃~450℃の温度で第一の銅膜8を加熱してリフロ ーし、これにより凹部8aを浅くする。次に、図2(a) に示すように、第一の銅膜8の上に第二の銅膜9をメッ キ法によって1μmの厚さに成長する。

【0022】電解メッキ法を用いる場合には、硫酸浴に て電流密度2. 5 A / cm 、 1 0 m s サイクルのパルス 20 ダマシン (dual damascene) 構造が得られる。 電流を第一の銅膜8に流して第二の銅膜9を成長する。 この場合の銅の成長速度は、約1.8μm/minであ る。無電解メッキ法を用いる場合には、25℃の硫酸銅 と還元剤(ホルコリン酸)の液にシリコン基板1を浸漬 して第二の銅膜9を成長する。

【0023】第一の銅膜8をリフローした後の凹部8a はかなり浅くなっているので、メッキ法により形成され た第二の銅膜9の上面には凹部8 aの形状が反映されず に平坦である。なお、化学気相成長(CVD)法により 第二の銅膜9を形成してもその上面は同じように平坦に なる。いずれの方法により第二の銅膜9を成長しても、 溝6の中の第一の銅膜8の上面が、第一の銅膜8の形成 直後又はリフロー後に第二の層間絶縁膜4の上面よりも 高い位置に存在するようにする。また、第一の銅膜8を リフローする工程と第二の銅膜9を成長する工程の間で は、前記シリコン基板1を大気に曝さずに減圧雰囲気に

【0024】次に、図2(b) に示すように、CMP法に より第二の銅膜9と第一の銅膜9とパリアメタル膜7を 順に研磨して溝6内にのみ残存させる。その研磨の開始 時には第二の銅膜9の表面は平坦であり、しかも、第一 の銅膜8の化学機械研磨と第二の銅膜9の化学機械研磨 には違いは無いので、溝6の中の第一の銅膜8の上面は ほぼ平坦になって、リセスやデッシングは見られなかっ た。その溝6の中に残された第一の銅膜8は、配線とし て使用される。

【0025】CMP法による研磨条件としては、例え ば、Rodel 社製の商品XJFW8099のようなAl, O, を含むス ラリー(slurry)、Rodel 社製の商品IC-1000/Suba400 の研磨パッド、研磨パッド側の定盤の回転数を20~1 50 6

60 rpm 、シリコン基板側の定盤の回転数を40~16 0 rpm 、研磨速度を0.4~2.0μm/min、研磨 パッドのシリコン基板1側への圧力を250g/cm と

【0026】次に、図2(c) に示すように、第二の層間 絶縁膜4と第一の銅膜8を覆う窒化シリコン膜10をプ ラズマCVDにより50mの厚さに成長し、さらにその 上に低温酸化膜よりなる第三の層間絶縁膜11を形成す る。ついで、溝3の上に重なるプラグ孔12を第三の層 10 間絶縁膜11と窒化シリコン膜10に形成する。そし て、プラグ孔12の中にバリアメタル膜13と銅膜14 よりなるプラグを形成した後に、その上に窒化シリコン よりなるエッチングストップ層15と低温酸化膜よりな る第四の層間絶縁膜16を順に形成する。そして、プラ グに接続する上側溝17を第四の層間絶縁膜16とエッ チングストップ層15に形成し、上側溝17の中に図2 (b) の配線と同様の工程によってバリアメタル層 18と 銅膜19を埋め込んで上側の配線を形成する。 これによ り、ビア構造の絶縁膜ホールを有するいわゆるデュアル

【0027】なお、プラグ孔12に埋め込むプラグとし て、選択成長したタングステンを用いてもよい。また、 バリアメタル膜7、18として、MOCVDにより形成 したTiN 膜を用いてもよい。さらに、第二の銅膜9をメ ッキ法ではなく、CVD法によって形成してもよく、こ のCVD法による場合にはβ-diketonate材料を用いて も良い。

【0028】以上のような工程によれば、第一の銅膜8 はスパッタ法により形成されているので、その銅のグレ インサイズが大きくなってエレクトロマイグレーション 耐性の良い配線が溝6の中に形成される。しかも、第一 の銅膜8をリフローした後に第一の銅膜8の上にメッキ 又はCVDにより第二の銅膜9を形成し、ついで第二の 銅膜9及び第一の銅膜8を化学機械研磨を行っている。 【0029】これにより、溝6の上に生じる第一の銅膜 8の凹部8aが浅くなって第二の銅膜9により埋め込ま れ、第二の銅膜9の上面は平坦になる。従って、CMP 法による研磨後に溝6の中に配線として残される第一の 銅膜8にはリセスやディッシングが発生しなくなり、配 線の高抵抗化が防止される。次に、上記した配線のエレ クトロマイグレーションの実験結果を説明する。

【0030】表1は、上記実施形態の配線形成工程によ って得られる配線深さ0. 4μmの銅配線のエレクトロ マイグレーションの実験結果である。表1において、W は配線幅を、Jは電流密度を、Taは試験温度を、T.。 は複数の試料のうち50%のエレクトロマイグレーショ ンによる不良が発生する時間を示している。

[0031]

【表1】

ウェハナンバー	W (μm)	J (A/cm²)	Ta (℃)	T50 (時間)
1	0.44	1×10′	500	200
2	0.44	1×10 ⁷	225	66
3	0.44	1×10′	250	31
4	0.44	5×106	250	382
5	0.44	1.5×10 ⁷	250	2
6	2.00	1×10′	250	3

【0032】ウェハナンバー1の銅配線に流す密度を5 ×10° A/cm² に換算すると、配線幅を0.44 μm、 試験温度を200℃の場合にT、。は1100時間となっ た。これに対して、CVD法により溝に埋め込んだ銅膜 から形成された従来の配線のエレクトロマイグレーショ* *ンの試験を行ったところ、表2に示すような結果が得ら れた。これらの結果から、本実施形態によるエレクトロ マイグレーション耐性が向上したことがわかる。

[0033]

【表2】

ウェハナンバー	W (μm)	J (A/cm²)	Ta (℃)	T50 (時間)
従来 1	0.3	5×106	200	93
従来 2	1.0	5×10 ⁶	200	21

【0034】これらの実験結果を換算すると、本実施形 態によれば、110℃で0.1%以下の不良の発生を1 ×10°時間保証し、1×10°A/cm²以上の電流を流 すことができることになる。

そのような換算には次式を使用する。

 $T_{so} = A * J \wedge N * e x p (Ea / (Kb * T))$ ここで、Aは定数、Tは絶対温度、Ea は活性化ポルツ マン定数、Tは絶対温度、Jは電流密度、Nは電流密度 30 に対する指数である。ただし、Nを-2.46、Eaを 0.76 e V とする。

(第2の実施の形態) 第1の実施の形態では、第一の銅 膜8を第二の層間絶縁膜4よりも厚く形成しているの で、第一の銅膜8は溝6を完全に埋めるようになってい る。

【0035】しかし、スパッタの成膜条件や溝6のアス ベクト比の値によっては溝6の中の第一の銅膜に空洞が 入ることも考えられ、これがリフローによって完全に除 去できない場合も生じうるので、次のような方法を採用 40 してもよい。即ち、図3(a) に示すように、バリアメタ ル7を形成した後に、第一の銅膜18を例えば0.8 μ m程度に薄く形成することにより、溝6内で第一の銅膜 18が占める断面積を溝6の断面積に対して1よりも小 さく且つ1/2以上にする。即ち、溝6内での第一の銅 膜18の凹部18aを第二の層間絶縁膜4の上面よりも 下に位置させる。

【0036】その後に、図3(b) に示すように、圧力1 00 mTorr の水素雰囲気中で350℃~400℃の温度 部18aを浅くする。続いて、図3(c) に示すように、 第一の銅膜18の上に第二の銅膜19をCVD法によっ τ 0. 4μ mの厚さに成長する。この場合、 β - diketo nate材料を用いる。これにより、第二の銅膜19は、凹 部18aを埋めるとともに、その上面全体が平坦にな る。

【0037】その後に、図3(d) に示すように、CMP 法により第二の銅膜19、第一の銅膜18、パリアメタ ル膜7を研磨して溝6の中にのみ残して、これを配線と して使用する。この場合、第一の銅膜18は断面U字状 になりその上部に第二の銅膜19が埋め込まれている状 態となる。このように第一の銅膜18の膜厚を制御する と、溝6における第一の銅膜18の凹部18aの上部が 下部よりも広くなるので、第一の銅膜18をリフローし た後にその中に空洞が残ることはない。しかも、リフロ ーによって第一の銅膜18の凹部18aは浅くなるの で、第一の銅膜18の上に第二の銅膜19を形成した後 に、その凹部18aの形状が第二の銅膜19に残ること はない。

【0038】また、第二の銅膜19をメッキ法によって 形成しても、その凹部18aは浅くなっているので、実 質的なアスペクト比は1よりも小さくなって第二の銅膜 19に空洞が生じることはなく、抵抗率の増加が防止さ れる。したがって、第二の銅膜19、第一の銅膜18、 バリアメタル膜7を研磨した後に、溝6の中には第一の 銅膜18と第二の銅膜19が残ることになるが、そこに はリセスやディッシングが発生することはなく、しかも で第一の銅膜18を加熱してリフローし、これにより凹 50 抵抗率の増加が防止される。また、スパッタ法により形 成された第一の銅膜18は溝6の中に1/2以上占める ので、エレクトロマイクレーション耐性は十分に確保さ れる。

【0039】なお、溝6の中の第一の銅膜8の上面のう ち最も低い部分が、第一の銅膜8の形成直後又はリフロ ー後に溝6の深さの半分よりも高い位置に存在するよう にしてもよい。また、溝6に占める前記第一の銅膜18 の断面積の割合が、第一の銅膜18の形成直後又はリフ ロー後に、溝6の断面積の半分よりも大きくしてもよ ١٠,

[0040]

【発明の効果】以上述べたように本発明によれば、絶縁 膜に溝を形成し、その溝内にスパッタ法によって第一の 銅膜を形成した後に、第一の銅膜を加熱してリフロー し、ついで化学気相成長法又はメッキ法によって第二の 銅膜を第一の銅膜の上に形成し、その後に化学機械研磨 を行って絶縁膜上の第一及び第二の銅膜を除去するよう にしたので、溝の上で第一の銅膜に形成される凹部が浅 くなり、その上に形成される第二の銅膜の上面が平坦に なる。これにより、研磨後に溝の中に残った銅膜にリセ 20 8、18 スが発生したり、ディッシングが発生することを防止で きる。

*【0041】しかも、溝内に残った第一の銅膜はスパッ タによって形成されたものであり、その溝内に残って配 線となる銅膜はエレクトロマイグレーション耐性を十分 に確保することができる。

【図面の簡単な説明】

(6)

【図1】本発明の第1の実施の形態に係る半導体装置の 配線形成工程を示す断面図(その1)である。


【図2】本発明の第1の実施の形態に係る半導体装置の 配線形成工程を示す断面図(その2)である。

【図3】本発明の第2の実施の形態に係る半導体装置の 10 配線形成工程を示す断面図である。


【符号の説明】


- シリコン基板(半導体基板) 1
- 第一の層間絶縁膜
- 3 エッチングストップ層
- 第二の層間絶縁膜 4
- レジスト 5
- 潜 6
- 7 バリアメタル膜
- 第一の銅膜
 - 9, 19 第二の銅膜

【図1】












【図2】







【図3】

